Quels problèmes doivent être pris en compte lors de la conception de la disposition des diodes TVS dans les équipements de communication ?

一, Contrôle précis de la disposition de l'emplacement physique
1. Optimisation du couplage spatial entre nœuds de protection et sources d'interférences
Les diodes TVS doivent être déployées dans la zone d'intersection entre les lignes de signal et les interfaces externes, telles que les interfaces USB, les ports Ethernet, les connecteurs d'antenne, etc. En prenant comme exemple un certain type de routeur industriel, le module de protection TVS de son interface RJ45 n'est pas à plus de 8 mm de la broche de signal de la puce PHY, qui bloque l'impulsion ESD avant le couplage au câblage du PCB. Cette stratégie de configuration peut réduire l'impact de l'inductance parasite sur la tension de serrage. Les données expérimentales montrent que lorsque la distance entre le TVS et l'interface est réduite de 20 mm à 5 mm, l'amplitude de fluctuation de la tension de serrage peut être réduite de 40 %.
2. Déploiement groupé d'unités de protection
Dans les interfaces de signal-haute vitesse telles que HDMI 2.1 et PCIe 5.0, une matrice TVS multi-canaux est requise pour obtenir une protection différentielle des paires. Un cas de conception de station de base 5G montre que le déploiement de puces TVS à 4 canaux dans une plage de 10 mm de lignes de signaux différentiels entrant dans le PCB, combiné à une simulation électromagnétique 3D pour optimiser la topologie de routage, réduit la diaphonie entre canaux en dessous de -60 dB. Cette disposition peut supprimer efficacement la conversion des interférences de mode commun en signaux de mode différentiel.
3. Construction stéréoscopique des niveaux de protection
Pour la conception de PCB multi-couches, un système de protection à trois-niveaux de « couche de protection d'interface, couche de protection de zone, couche de protection de base » doit être établi. La conception d'un commutateur de centre de données adopte cette architecture : des téléviseurs en boîtier SMD sont déployés au niveau de la couche d'interface, des téléviseurs haute puissance en boîtier PTH - sont installés au niveau du plan d'alimentation et un réseau de téléviseurs à faible capacité est configuré dans la zone centrale du processeur. Cette protection en couches augmente le taux de réussite des équipements qui réussissent le test de surtension CEI 61000-4-5 8/20 μ s 6 kV à 99,7 %.
2, mise en œuvre de la normalisation de la conception des connexions électriques
1. Traitement différencié du système de mise à la terre
Le chemin de mise à la terre des TVS doit suivre le principe de « faible résistance indépendante de la proximité ». La conception d'un certain module de communication du véhicule montre que la broche de mise à la terre du TVS est directement connectée à la feuille de cuivre GND interne à travers quatre trous traversants, combinés à une bande de cuivre courte de 0,5 mm de large, pour réduire l'impédance de mise à la terre en dessous de 3 m Ω. Pour les appareils dotés d'un boîtier métallique, il est recommandé d'utiliser une structure « de mise à la terre en forme d'étoile », dans laquelle la broche de mise à la terre du TVS est connectée à la colonne de mise à la terre du boîtier via un fil indépendant pour éviter de former une boucle avec la masse numérique.
2. Garantie d'intégrité du circuit de signal
Dans la protection différentielle des signaux, il est nécessaire de garantir que la broche de mise à la terre du TVS forme la zone de boucle minimale avec le chemin de retour du signal. Une conception de module optique de 10 Gbit/s adopte une structure « guide d'ondes coplanaire + protection TVS », dans laquelle la puce TVS est déployée directement sous la paire différentielle, et le retour du signal est obtenu via un plan GND intérieur de 0,2 mm d'épaisseur. Les résultats de la simulation montrent que cette disposition contrôle la fluctuation de l'impédance différentielle dans une plage de ± 5 % et augmente la marge du diagramme oculaire de 15 %.
3. Conception redondante du réseau de protection
Pour les canaux de signaux critiques, il est recommandé d'adopter un double mécanisme de protection « protection principale + protection auxiliaire ». Un certain terminal de communication par satellite est conçu pour déployer un réseau TVS principal dans le frontal RF-tout en ajoutant un TVS auxiliaire à l'entrée du mélangeur, et les deux sont électriquement isolés via des billes magnétiques. Cette conception garantit que l'appareil maintient un taux d'erreur de 10 ^ -12 lorsqu'il est soumis à une décharge de contact CEI 61000-4-2 ± 15 kV.
3, mise en œuvre technique de l'assurance de l'intégrité du signal
1. Contrôle fin des paramètres parasites
Les paramètres de packaging TVS ont un impact significatif sur la qualité du signal. Une comparaison de la conception d'un circuit ADC-haute vitesse montre que l'utilisation du boîtier TVS 0402 (inductance parasite d'environ 0,5 nH) augmente le paramètre S21 de 2 dB par rapport au boîtier 0603 (inductance parasite de 1,2 nH). Pour les signaux de niveau GHz, il est recommandé d'utiliser des boîtiers à faible inductance tels que DFN et QFN, et d'optimiser la disposition des plots grâce à une simulation de champ électromagnétique 3D pour contrôler les paramètres parasites dans une plage acceptable.
2. Adaptation d'impédance du réseau de protection
Dans les interfaces numériques-à haut débit, les réseaux de protection TVS doivent parvenir à une adaptation d'impédance avec les lignes de transmission. Une conception d'interface PCIe 4.0 adopte un schéma d'adaptation de « résistance série TVS+ », qui réduit l'impédance du nœud de protection de 120 Ω à 100 Ω ± 5 % en ajustant la valeur de la résistance. Les tests de réflexion dans le domaine temporel montrent que cette conception réduit le dépassement du signal de 30 % et augmente la hauteur des yeux de 25 %.
3. Optimisation collaborative de la conception thermique
La dissipation transitoire de puissance du TVS entraînera une augmentation significative de la température, affectant les performances de protection. La conception d'un module TVS haute-puissance adopte une structure de dissipation thermique « substrat en cuivre + via thermique ». En disposant un réseau de vias thermiques de 0,3 mm de diamètre (espacement des trous de 1,5 mm) sous la puce, la température de jonction est réduite de 20 degrés. Pour les applications de protection multi-canaux, il est recommandé d'adopter une conception « disposition décalée + rainure d'isolation thermique » pour éviter la dégradation des performances causée par le couplage thermique.
4, paradigme de mise en page pour les scénarios d'application typiques
1. Disposition de la protection du port d'alimentation
Dans les circuits de conversion AC-DC, les TVS doivent être déployés après le pont redresseur et avant le condensateur de filtrage. Une certaine conception d'alimentation de communication adopte une structure de filtrage de type « π - + TVS », avec des TVS connectés en parallèle à l'extrémité d'entrée et des condensateurs X/Y pour obtenir une protection à plusieurs-niveaux. Les données de test montrent que cette configuration augmente le taux de suppression des interférences en mode commun de 30 dB et le taux de suppression des interférences en mode différentiel de 25 dB.
2. Disposition de la protection frontale RF-
Pour les stations de base 5G NR, les TVS doivent être déployés avant l'amplificateur à faible bruit (LNA) et adopter un schéma de protection hybride « limiteur + TVS ». Une conception de station de base macro montre que la puce TVS est déployée à 15 mm derrière le port d'antenne et qu'un limiteur est utilisé pour obtenir une plage de protection dynamique de -10 dBm à +25dBm. Cette conception contrôle la dégradation de la sensibilité de réception à moins de 0,5 dB.
3. Disposition de la protection de l'interface numérique à haut débit-
Dans l'interface Ethernet 100G, la protection TVS doit être conçue en conjonction avec le Retimer. Une conception de commutateur de centre de données adopte une structure « Matrice TVS + starter en mode commun », déployant des TVS à l'entrée de la minuterie et ajustant l'inductance de la bobine d'arrêt (100 nH à 100 MHz). Réalisez un équilibre entre la protection et l'intégrité du signal. Des tests ont montré que cette conception maintient systématiquement un taux d'erreur inférieur à 10 ^ -15.
5, Méthodologie de validation et d'optimisation
1. Système de vérification par simulation
Établissez une plate-forme de vérification multidimensionnelle composée de simulation de circuit SPICE, de simulation électromagnétique 3D et de simulation thermique. La conception d'un module de communication a été optimisée pour la disposition des téléviseurs grâce à la simulation Ansys HFSS, ce qui a entraîné une augmentation de 40 % de l'efficacité de la protection ESD ; Vérifiez l’intégrité du signal via la simulation Cadence Sigrity pour garantir un taux de réussite de 100 % pour les modèles de diagrammes oculaires.
2. Processus de test et de vérification
Développer un double mécanisme de validation "tests en laboratoire + tests sur-site". Les tests en laboratoire doivent couvrir les normes de la série CEI 61000-4, et les tests sur site doivent se concentrer sur la vérification des performances de protection dans des environnements électromagnétiques complexes. Un certain équipement de communication ferroviaire a collecté plus de 2 000 ensembles de données d'événements ESD grâce à des tests réels dans 10 gares typiques et a optimisé en permanence le plan de protection.
3. Analyse des modes de défaillance
Établissez une base de données de défaillances TVS et effectuez une analyse des causes profondes des modes de défaillance tels que les circuits ouverts, les courts-circuits et les fuites. Un certain cas montre que le taux de défaillance causé par les fissures des plots TVS représente 35 %. En optimisant la conception des piles de circuits imprimés et le processus de soudage, le taux de défaillance de ce type a été réduit à moins de 0,5 %.
https://www.trrsemicon.com/transistor/voltage-regulators/surface-montage-super-récupération rapide-récupération-rectifier.html